ブール式の入力
簡略化された表現
真理値表
ゲートネットワーク
ブール式の簡略化の仕組み
ブール代数の単純化では、一連の代数法則を使用して、複雑な論理式を最小限の等価形式に縮小します。基本的なゲートから複雑なプロセッサに至るまで、すべてのデジタル回路はブール論理で動作し、簡素化によって実際のハードウェアのゲート数、消費電力、伝播遅延が直接削減されます。
積の合計 (SOP)
AND 項を OR 演算する標準形式。すべてのブール関数は SOP で表現でき、2 レベルの AND-OR ゲート ネットワークに直接マッピングされます。
主な示唆
主含意は、他の項と組み合わせてより単純な項を生成できない積項です。 Quine-McCluskey 法は、すべての主要な関係を体系的に見つけます。
重要な主因
必須の主含意は、他の主含意がカバーしない少なくとも 1 つの最小項をカバーします。最小限のカバーには、すべての重要な主因を含める必要があります。
ド・モルガンの法則とブール恒等式
これらの基本的なアイデンティティにより、ブール式を変換および簡略化することができます。シンプリファイアはこれらを自動的に適用します。
| アイデンティティ名 | 表現 | 説明 |
|---|---|---|
| ド・モルガン 1 | (AB)' = A' + B' | NAND は補数の OR に等しい |
| ド・モルガン2 | (A+B)' = A'B' | NOR は補数の AND に等しい |
| 吸収 | A + AB = A | 冗長な製品用語を削除します |
| コンセンサス | AB + A'C + BC = AB + A'C | 冗長な合意条件を排除 |
| 補体 | A + A' = 1 | AA' = 0 | 変数またはその補数は常に 1 です |
| べき等 | A + A = A | AA = A | 繰り返される用語は単一の用語に折りたたまれます |
Quine-McCluskey アルゴリズムのステップバイステップ
Quine-McCluskey 法は、ブール関数の最小 SOP 形式を体系的に見つける表形式の手法です。 K マップとは異なり、任意の数の変数に対して機能し、コンピューターに適しています。
- 1 すべてのミンタームをリストします。 出力が 1 である各行をバイナリ表現に変換し、1 ビットの数でグループ化します。
- 2 隣接するグループを結合します。 正確に 1 つのビット位置が異なるペアを結合し、そのビットをダッシュ (ドントケア) に置き換えます。これ以上マージできなくなるまで繰り返します。
- 3 主な関与者を特定します。 それ以上マージできなかった用語はすべて主含意です。それらすべてを主含意チャートに収集します。
- 4 必須の主含意を選択します。 正確に 1 つの主含意によってカバーされるすべての最小項を見つけます。その含意は必須です。最終的な式にはすべての重要な要素を含めてください。
- 5 残りのミンタームをカバーします。 必須事項でまだカバーされていない最小項については、追加の主含意を貪欲に選択して、合計項数を最小限に抑えます。
関連ツール
これらの専用ツール ページを参照して、ロジック、Arduino、PCB、変換に重点を置いた図のセットアップでワークフローを続行します。
Logic Gate Diagram Tool
Build clear gate-level logic diagrams and validate signal flow.
オープンツールArduino Circuit Maker
Document board pin connections, modules, and wiring paths quickly.
オープンツールPCB Schematic Tool
Draft production-ready schematic structures before PCB layout.
オープンツールTruth Table To Logic Circuit
Generate gate-level logic from truth-table behavior for quick validation and learning.
オープンツール