Таблица истинности для логической схемы

Используйте этот инструмент напрямую — никаких перенаправлений и регистрации не требуется.

Ввод таблицы истинности

Щелкните ячейки вывода, чтобы переключиться между 0 и 1.

A	B	C	Выход

Упрощенная логика

Сгенерированная логическая схема

Обзор рабочего процесса

Этот рабочий процесс преобразует поведение выходных битов в упрощенное логическое выражение и практический план шлюзового этапа для быстрой реализации.

Этап 1

Логический конвейер сокращения

Инструмент проверяет длину переменных и битов, извлекает минтермы и сокращает выражение, чтобы упростить реализацию окончательного уравнения.

Интерактивная диаграмма упрощения

Число переменных определяет необходимые строки таблицы истинности перед началом любого сокращения.

Основные проверки, используемые для минимизации выражений
Правило ввода	Почему это важно	Выход
1-4 переменные	Определяет управляемую ширину таблицы истинности	Ожидаемое количество бит
Соответствие длины бита	Предотвращает неверную интерпретацию строк	Надежный набор минтермов
Основное сокращение	Удаляет лишние термины	Упрощенное выражение

Этап 2

Планирование и проверка на уровне ворот

После упрощения инструмент оценивает этапы вентиля и предоставляет компактный путь реализации для композиции НЕ, И и ИЛИ.

Интерактивная схема планирования ворот

Через этапы NOT передаются только необходимые дополненные литералы.

Картирование воротной стадии из уменьшенной экспрессии
Этап ворот	Цель	Преимущество дизайна
НЕ сцена	Генерировать дополненные литералы	Уменьшает неоднозначность проводки
И сцена	Создайте каждый термин продукта	Сохраняет модульность логики
ИЛИ стадия	Объединить выходные данные термина	Непосредственно соответствует выходу F

Сопутствующие инструменты

Изучите эти специальные страницы инструментов, чтобы продолжить рабочий процесс с настройками логики, Arduino, печатных плат и схем, ориентированных на преобразование.